道正　志郎
所属 東京工業大学
フロンティア研究機構
学歴・職歴
  • 昭和58年3月(1983年)
    千葉県立船橋高等学校　卒業
  • 昭和62年3月(1987年)
    東京工業大学電気電子工学科　卒業
  • 平成元年3月(1989年)
    東京工業大学電子物理工学修士過程専攻　修了
  • 平成元年4月(1989年)
    松下電気産業(株)　入社
  • 平成14年4月(2002年)
    松下電器産業(株)　参事
  • 平成21年4月(2009年)
    パナソニック(株) 戦略半導体開発センタ　ハードウエア設計エキスパート
  • 平成26年10月(2014年)
    パナソニック（株）先端研究本部　ハードウエア設計エキスパート現職
  • 平成27年2月(2015年)
    東京工業大学 異種機能集積研究センタ　研究員
  • 平成27年12月(2015年)
    東京工業大学 フロンティア研究機構　特任教授
学歴・職歴 平成17年9月(2005年) 東京工業大学理工学研究科博士後期課程　修了（工学博士）
『システムLSIにおける位相同期回路の高性能化に関する研究』
受賞
  • 道正志郎“SC回路を用いたTV信号用アナログ遅延線の開発,”電気学会論文発表賞　1996年
  • 三木拓司、森江隆史、尾関俊明、道正志郎、 ” デジタルメモリ効果補正を用いた10bit-300MHzダブルサンプリングパイプラインADCの開発,” 集積回路研究会優秀若手講演賞 2010年
  • 道正志郎　Electronic Design and Solution Fair 2010 特設ステージ “各社のNo.1 設計者が語る“私の設計”“　最優秀発表者賞　2010年
  • 道正志郎　IEEE Transactions on VLSI Systems Circuits and Systems (CAS) Society Best Reviewer awards 2016.
現在の専門
  • CMOSアナデジ混載LSI回路技術
  • 高精度タッチセンサ技術
  • ウエアラブルセンシング回路技術
学術論文誌
  1. T. Miki, T. Morie, K. Matsukawa, Y. Bando, T. Okumoto, K. Obata, S. Sakiyama, and S. Dosho, “A 4.2 mW 50 MS/s 13 bit CMOS SAR ADC with SNR and SFDR Enhancement Techniques,” IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 50, NO. 6, pp.1372-1381, June(2015)
  2. N. Miura, S. Dosho, H. Tezuka, T. Miki, D. Fujimoto, T. Kiriyama, and M. Nagata, “A 1 mm Pitch 80 × 80 Channel 322 Hz Frame-Rate Multi-touch Distribution Sensor With Two-Step Dual-Mode Capacitance Scan,” IEEE J. Solid-State Circuits, vol. 50, NO. 11, pp.2741-2749, November (2015)
  3. M. Takayama,S. Dosho, N. Takeda, M. Miyahara and A. Matsuzawa, "A Time-Domain Architecture and Design Method of High Speed A-to-D Converters with Standard Cells," IEICE Transactions on Electronics Vol.E96-C, No.6, pp.813-819 June (2013)
  4. K. Obata, K Matsukawa, Y. Mitani, M. Takayama, Y. Tokunaga, S. Sakiyama, and S. Dosho, “A Low Distortion 3rd-Order Continuous-Time Delta-Sigma Modulator for a Worldwide Digital TV-Receiver,” IEICE Transactions on Electronics Vol.E95-A , No.2, pp.471-478 Feb. (2012)
  5. S. Dosho, "Continuous-Time Delta-Sigma Modulators: Tutorial Overview, Design Guide, and State-of-the-Art Survey" I IEICE Transactions on Electronics Vol.E95-C, No.6, pp.978-998 June (2012)
  6. S. Dosho, "Digital Calibration and Correction Method for CMOS-ADCs" IEICE Transactions on Electronics Vol.E95-C, No.4, pp.421-431 April (2012)
  7. S. Uemura, Y. Hiraoka, T. Kai, and S. Dosho, “Isolation Techniques Against Substrate Noise Coupling Utilizing Through Silicon Via (TSV) Process for RF/Mixed-Signal SoCs,” IEEE J. Solid-State Circuits, vol. 47, NO. 4, pp.810-816, April (2012)
  8. T. Ebuchi, Y. Komatsu, M. Miura, T. Chiba, T. Iwata, S. Dosho, and T. Yoshikawa, “An Ultra-Wide Range Bi-Directional Transceiver With Adaptive Power Control Using Background Replica VCO Gain Calibration,” IEEE J. Solid-State Circuits, vol. 46, NO. 4, pp.986-991, April (2011)
  9. K. Matsukawa, Y. Mitani, M. Takayama, K. Obata, S. Dosho and A. Matsuzawa, "5th-order Delta-Sigma Modulator with Single-Opamp Resonator," IEEE J. Solid-State Circuits, vol.45, No.4 pp.697-706, April (2010)
  10. Y. Tokunaga, S. Sakiyama A. Matsumoto, and S. Dosho, “An On-Chip CMOS Relaxation Oscillator With Voltage Averaging Feedback,” IEEE J. Solid-State Circuits, vol. 45, No. 6, pp.1150-1158, June (2010)
  11. T. Ebuchi, Y. Komatsu, T. Okamoto, Y. Arima, Y. Yamada, K. Sogawa, K. Okamoto, T. Morie, T. Hirata, S. Dosho, and T. Yoshikawa ” A 125-1250MHz Process-Independent Adaptive Bandwidth Spread Spectrum Clock Generator with Digital Controlled Self-Calibration,” IEEE J. Solid-State Circuits, vol.44, pp.763-774, March (2009)
  12. A. Matsumoto, S. Sakiyama, Y. Tokunaga, T. Morie, and S. Dosho, “A Design Method and Developments of a Low-Power and High-Resolution Multiphase Generation System,” IEEE J. Solid-State Circuits, vol. 43, pp. 831 - 843, Apr. (2008)
  13. S. Dosho, N. Yanagisawa, K. Sogawa, Y. Yamada, and T. Morie, ” An Ultra-Wide Range Digitally Adaptive Control Phase Locked Loop with New 3-Phase Switched Capacitor Loop Filter,” IEICE Transactions on Electronics vol. E90-C No.6 pp.1197-1202, June (2007)
  14. S. Dosho, T. Morie, K. Okamoto, Y. Yamada, and K. Sogawa, “A -90 dBc@10 kHz Phase Noise Fractional-N Frequency Synthesizer with Accurate Loop Bandwidth Control Circuit,” IEICE Transactions on Electronics vol. E89-C No.6 pp.739-745, June (2006)
  15. S. Dosho, N. Yanagisawa, and A, Matsuzawa, “A Background Optimization Method for PLL by Measuring Phase Jitter Performance, “ IEEE J. Solid-State Circuits, vol. 40, pp. 941 - 950, Apr. (2005)
  16. S. Dosho, N. Yanagisawa, and M, Toyama, “A Design of Compact PLL with Adaptive Active Loop Filter Circuits,” IEICE Trans. Fundamentals, vol. E85-C, pp.949-955, June (2004)
  17. S. Dosho, T. Morie, and H. Fujiyama, “A 200-MHz Seventh-Order Equi-ripple Continuous-Time Filter by Design of Nonlinearity Suppression in 0.25um CMOS Process,” IEEE J. Solid-State Circuits, vol.37, pp.559-565, May (2002)
  18. S. Dosho, N. Yanagisawa, S. Watanabe, T. Bokui, and K. Nishikawa, “Development of a CMOS Data Recovery PLL for DVD-ROMx14,” IEICE Trans. Fundamentals, vol. E85-A, pp.764-769, Apr. (2002)
  19. S. Kawahito, M. Yoshida, M. Sasaki, K. Umehara, D. Miyazaki, Y. Tadokoro, K. Murata, S. Dosho and A. Matsuzawa, “A CMOS image sensor with analog two-dimensional DCT-based compression circuits for one-chip cameras,” IEEE J. Solid-State Circuits, vol. 32, pp. 2030 - 2041, Dec. (1997)
  20. S. Sakiyama, G. Hayashi, S. Dosho, M. Maruyama, S. Inagaki, M. Matsushita, and K. Mochizuki, “An Oversampling ADC with Non-Linear Quantizer for PCM CODEC,” IEICE Trans. on Electronics.,vol. E78-C, pp. 1754 - 1760, Dec. (1995)
国際会議
  1. N. Miura,S. Dosho, S. Takaya, D. Fujimoto, T. Kiriyama, H. Tezuka, T. Miki, H. Yanagawa and M. Nagata, "A 1mm-pitch 80×80-channel 322Hz-frame-rate touch sensor with two-step dual-mode capacitance scan," IEEE ISSCC, vol.57, pp. 216-217, Feb. 2014
  2. T. Morie, T. Miki, K. Matsukawa, Y. Bando, T. Okumoto, K. Obata, S. Sakiyama and S. Dosho, "A 71dB-SNDR 50MS/s 4.2mW CMOS SARADC by SNR Enhancement Techniques Utilizing Noise," IEEE ISSCC, vol.56, pp. 272-273, Feb. 2013
  3. M. Matsukawa, K. Obata, Y. Mitani, and S. Dosho, "A 10 MHz BW 50 fJ/conv. continuous time ΔΣ modulator with high-order single opamp integrator using optimization-based design method," Symposium on VLSI Circuits Dig. pp.160-161, Jun. 2012
  4. M.Takayama,S. Dosho, N.Takada, M. Miyahara and A. Matsuzawa, "A Time-Domain Architecture and Design Method of High Speed A-to-D converters with Standard Cells" IEEE ASSCC2011, pp. 353-356, Nov. 2011
  5. F.Senoue, K. Okamoto, S. Sakiyama, T.Morie, S. Dosho, H. Nishino, K. Tanimoto, A. Kawabe and H. Kobayashi, "A 65nm CMOS Movable Parts Manager for Optical Disc System" Symposium on VLSI Circuits Dig. 5-4, Jun. 2011
  6. S.Uemura, Y.Hiraoka, T.Kai and S. Dosho, "Isolation Techniques against Substrate Noise Coupling Utilizing Through Silicon via(TSV) for RF/Mixed-Signal SoCs" Symposium on VLSI Circuits Dig. 5-2, Jun. 2011
  7. T.Miki, T.Morie, T.Ozeki and S. Dosho, "An 11b 300MS/s 0.24pJ/Conversion-Step Double-Sampling Pipelined ADC with On-chip Full Digital Calibration for all nonidealities including Memory Effects" Symposium on VLSI Circuits Dig. 12-2, Jun. 2011
  8. K. Matsukawa, Y. Mitani, M. Takayama, K. Obata, Y. Tokunaga, S. Sakiyama and S. Dosho, "A 69.8 dB SNDR 3rd-order Continuous Time Delta-Sigma Modulator with an Ultimate Low Power Tuning System for a Worldwide Digital TV-Receiver," Custom Integrated Circuit Confrence Dig. 19-22 2010
  9. T. Ebuchi, Y. Komatsu, M. Miura, T. Chiba, T. Iwata, T. Yoshikawa and S. Dosho "An ultra-wide range Bi-directional transceiver with adaptive power control using background replica VCO gain calibration," Symposium on VLSI Circuits Dig. pp.67-68 June 2010
  10. Y.Tokunaga, S. Sakiyama, S. Dosho, "An over 20,000 quality factor on-chip relaxation oscillator using Power Averaging Feedback with a Chopped Amplifier," Symposium on VLSI Circuits Dig. pp.111-112, June 2010
  11. K. Matsukawa, Y. Mitani, M. Takayama, K. Obata,S. Dosho and A. Matsuzawa, "5th-order Delta-Sigma Modulator with Single-Opamp Resonator," Symposium on VLSI Circuits Dig. 7-1, June 2009
  12. S. Dosho, S. Sakiyama, and Y. Tokunaga, “Highly Accurate Multiphase and Fractional Frequency Generators,” CMOS Emerging Technology Workshop 9-2, Feb 2009
  13. Y. Tokunaga, S. Sakiyama, A.Matsumoto, and S. Dosho, “On-Chip relaxation oscillator with Power Averaging Feedback Using a Reference Proportional to Supply Voltage,” IEEE ISSCC, vol.52, pp. 404- 405, Feb. 2009
  14. K. Matsukawa, T. Morie, Y. Tokunaga, S. Sakiyama, Y. Mitani, M. Takayama, T. Miki, A. Matsumoto, K. Obata, and S. Dosho, “Design Methods for Pipeline & Delta-Sigma A-to-D Converters with Convex Optimization,” Asia South Pacific Design Automation Conference, 7D-1, Jan. 2009
  15. A. Matsumoto, S. Sakiyama, Y. Tokunaga, T. Morie, and S. Dosho, ” Multiphase-Output Level Shift System used in Multiphase PLL for Low Power Application,” Symp. VLSI Circuits Dig. 22-1, pp. 228- 229, Jun. 2007
  16. S. Dosho, N. Yanagisawa, K. Sogawa, Y. Yamada, and T. Morie, ” An Ultra-Wide Range Digitally Adaptive Control Phase Locked Loop with New 3-Phase Switched Capacitor Loop Filter,” Symposium on VLSI Circuits pp.33-34 Jun. 2006
  17. Y. Tokunaga, S. Sakiyama, S. Dosho, Y. Doi, and M. Hattori, “A 0.03mm2 9mW Wide-Range Duty-Cycle-Correcting False-Lock-Free DLL with Fully Balanced Charge-Pump for DDR Interface,” IEEE ISSCC, vol.49, pp. 1286 - 1295, Feb. 2006
  18. S. Dosho, S. Sakiyama, N. Takeda, Y. Tokunaga, and T. Morie, “A PLL for a DVD-16 Write System with 63 Output Phases and 32ps Resolution,” IEEE ISSCC, vol. 49, pp. 2422 - 2431, Feb. 2006
  19. T. Morie, S. Dosho, K. Okamoto, Y. Yamada, and K. Sogawa, “A -90dBc@10kHz Phase Noise Fractional-N Frequency Synthesizer with Accurate Loop Bandwidth Control Circuit,” June 2005 Symposium on VLSI Circuits Dig. 4-3
  20. S. Dosho, and N. Yanagisawa, “A Background Optimization Method for PLL by Measuring Phase Jitter Performance,” Symposium on VLSI Circuits Dig.15-3, pp. 236 - 239, June 2004
  21. M. Toyama, S. Dosho and N. Yanagisawa, “A Design of a Compact 2GH-PLL with a New Adaptive Active Loop Filter Circuit,” Symposium on VLSI Circuits Dig. 14-3, 2003
  22. T. Morie, S. Dosho, and H. Fujiyama, “A 200-MHz Seventh-Order Equi-ripple Continuous-Time Filter by Design of Nonlinearity Suppression in 0.25um CMOS Process,” Symposium on VLSI Circuits Dig. 16-2, 2001
  23. S. Dosho, H. Kurimoto, M. Ozasa, T. Okamoto, N. Yanagisawa, and N. Tamagawa, “A Comb Filter with Switched Capacitor Delay Lines for Analog Video Processor,” Symposium on VLSI Circuits Dig. 17-3, 1998
  24. S. Kawahito, M. Yoshida, M. Sasaki, K. Umehara, Y. Tadokoro, K. Murata, S. Dosho, and A. Matsuzawa, “A compressed digital output CMOS image sensor with analog 2-D DCT processors and ADC/quantizer,” IEEE ISSCC, vol. 40, pp. 184 - 185, Feb. 1997
  25. S. Sakiyama, S. Dosho, M. Maruyama, G. Hayashi, S. Inagaki, T. Moriiwa, M. Matsushita, K. Mochizuki, and S. Ito, “An oversampling ADC with non-linear quantizer for PCM-CODEC,” Symposium on VLSI Circuits Dig. , pp. 103 - 104, Jun. 1994
学会・研究会
など
  1. 三浦典之、道正志郎、藤本大介、桐山卓弥、手塚宏行、三木拓司、永田真“二段階デュアルモード容量スキャン方式を用いた1mm-Pitch 80x80-Channel 322Hz-Frame-Rateタッチセンサの設計,” 信学技法　ICD2014-20
  2. 道正志郎、 ”連続時間型ΔΣ変調器の高性能化手法 : 高効率と高SN比の実現に向けたLSI開発の取り組みを振り返って," 信学技法　ICD2013-37
  3. 道正志郎、 ”CMOS-AD変換器におけるデジタル補正と調整技術," 信学技法　ICD2010-25
  4. 三木　拓司、森江　隆史、尾関　俊明、道正志郎、“デジタルメモリ効果補正を用いた10bit-300MHzダブルサンプリングパイプラインADCの開発,” 信学技法　ICD2010-44
  5. 高山　雅夫、三木　拓司、道正志郎、“時間軸信号処理を用いたAD変換方式の検討,” 信学技法　ICD2010-43
  6. 江渕　剛志、小松義英、三浦成友、千葉智子、岩田　徹、道正志郎、吉河　武文、“レプリカVCOゲインキャリブレーションを用いた適応電力型ワイドレンジトランシーバの開発,” 信学技法　ICD2010-40
  7. 徳永　祐介、崎山　史朗、道正志郎、“チョッパアンプを用いた電圧平均化フィードバックを適用した高精度オンチップRC発振器,” 信学技法　ICD2010-41
  8. 道正志郎、松川　和夫、三谷　陽介、高山　雅夫、小畑　幸嗣, "2重積分器を用いた連続時間型オーバーサンプルΔΣ変調器の積分フィルタ合成手法の検討," 信学技法　ICD2008-61
  9. 道正志郎、崎山 史朗、森江 隆史、松川 和生、 ”先端システムLSIにおけるアナログ回路設計,“ 信学技法　SDM2008-169
  10. 松本 秋憲、崎山 史朗、徳永 祐介、森江 隆史、道正志郎, ”マルチ位相PLLを用いた、ローパワーアプリ向けマルチ位相出力レベルシフトシステム,” 信学技法　ICD2007-74
  11. 道正志郎、 “PLL,DLL技術にみる高性能化動向,” 信学技法　ICD2007-73
  12. 道正志郎、柳沢　直志、曽川　和昭、山田祐嗣、森江　隆史、 “完全平滑３相動作SCループフィルタを用いた広帯域入力レンジを持つデジタル制御アダプティブPLLの開発,” 信学技法　ICD2006-95
  13. 徳永 祐介、崎山　史朗、道正志郎、土居　康之、服部　慎、 “DDRインターフェースに適したデューティ補正機能をもつ小面積、低消費電力、広電源・周波数レンジを実現する位相同期ループ,” 信学技法 ICD2006-34
  14. 道正志郎、崎山 史朗、武田 憲明、徳永 祐介、森江 隆史、 ”32psecの解像度を実現したDVDライトストラテジ用63相出力PLLの開発,” 信学技法 ICD2006-33
  15. 道正志郎、森江 隆史、岡本 好史、山田祐嗣、曽川　和昭、 ”-90dBc@10kHzの位相ノイズを実現するバンド幅制御機能付き分数分周シンセサイザの開発,” 信学技法 ICD2005-82
  16. 道正志郎, 柳沢 直志, “位相ジッタ測定によるPLLジッタ性能の最適化手法,” 信学技法 ICD2004 - 77.
  17. 道正志郎、 ”システムLSI中のアナログ回路設計における数式処理ツールの活用事例”、 Maple Conference 2004
  18. 道正志郎, “小面積0.15umCMOS-2GHzアダプティブバイアスPLLの開発,” 信学技報 ICD2003-97.
  19. 道正志郎, “PLL小型化のための能動フィルタ回路の検討,” 信学技報 CAS2002-32.
  20. 浅野　弘明、木村　博、道正志郎、柳沢　直志、宇野　均、内海　邦昭、 “光加入者システム用３R機能ワンチップ集積光受信ICの開発,” 信学技法　OCS1999-26
  21. 道正志郎, 森江　隆史, “300MHz カットオフCMOSフィルタ試作と超高速フィルタ設計に対する一考察,” 電子回路研究会資料, ETC - 99 - 90, 1999.
  22. 川人　祥二、吉田　真、佐々木　正明、梅原　啓二朗、宮崎　大輔、田所　嘉昭、村田　健治、道正志郎、松澤　昭、 ” アナログ2次元DCT 回路と精度適応A/D変換器に基づく画像圧縮CMOS イメージセンサ,” 映像情報メディア学会誌Vol.52 ,No.2, pp.206 〜213 (1998)
  23. 道正志郎, 柳沢 直志, 栗本 秀彦, “SC回路を用いたTV信号用アナログ遅延線の開発,” 電子回路研究会資料,ETC - 96 - 71, 1996.
  24. 道正志郎, 崎山 史朗, 丸山 征克, 林 錠二, 稲垣 誠三, 松下 正寿, 望月 浩二, 伊藤 紳一郎, “非線形量子化オーバーサンプリングA/D変換器を用いたPCMコーデックLSI,” 信学技法 ICD 94 – 47, 1994.
総説･解説、
書籍
  1. 道正志郎、 "アナログ回路における素子ばらつきの影響と対策(<小特集>CMOSデバイスの微細化に伴う特性ばらつきの増大とその対策)" 電子情報通信学会誌 92(6), 446-451, 2009-06-01
  2. 松澤　昭、道正志郎、 ”ＣＭＯＳアナログ設計技術“ システムLSI技術学院(株) 講義資料
  3. 道正志郎、 “アナログ回路設計をアートからテクノロジへ” Design Wave Magazine 2001年7月号, pp. 58–70
  4. 岩田　穆監修、 道正志郎他”CMOSアナログ回路設計技術” トリケップス社, pp.62-91 (1998)
特許
  • 申請分野および概要：半導体CMOS回路技術に関する特許
    1. 特許第4623679号
    2. 特許第4550144号
    3. 特許第4550139号
    4. 特許第4549958号
    5. 特許第4546564号
    6. 特許第4504930号
    7. 特許第4480547号
    8. 特許第4463807号
    9. 特許第4421467号
    10. 特許第4324106号
    11. 特許第4245633号
    12. 特許第4102381号
    13. 特許第4203505号
    14. 特許第4066360号
    15. 特許第4220843号
    16. 特許第4220839号
    17. 特許第4025776号
    18. 特許第4220828号
    19. 特許第4072077号
    20. 特許第4015937号
    21. 特許第3888903号
    22. 特許第3971605号
    23. 特許第3550115号
    24. 特許第3452551号
    25. 特許第3425426号
    26. 特許第3449970号
    27. 特許第3375584号
    28. 特許第3394013号
    29. 特許第3578325号
    30. 特許第3308508号
    31. 特許第3523521号
    32. 特許第3020487号
    33. 特許第3550030号
    34. 特許第3439742号
    35. 特許第3473400号
    36. 特許第3231277号
    37. 特許第3323207号
    38. 特許第3729601号
    39. 特許第3798106号
    40. 特許第3181528号
    41. 特許第3237517号
    42. 特許第3142747号
    43. 特許第3129043号
    44. 特許第2732772号
    45. 特許第3154857号
    46. 特許第3040546号
    47. 特許第2056350号
    48. 特許第2012194号
    49. 特許第5462888号
    50. 特許第5383900号
    51. 特許第5383610号
    52. 特許第5355580号
    53. 特許第5280449号
    54. 特許第5275196号
    55. 特許第5014431号
    56. 特許第4879569号
    57. 特許第4875767号
    58. 特許第4871590号
    59. 特許第4864978号
    60. 特許第4841693号
    61. 特許第4829844号
    62. 特許第4815005号
    63. 特許第4806439号
    64. 特許第4754580号
    65. 特許第4754541号
個人的なこと
memberへ戻る