

## 配線長分布モデルによるLSIの性能評価

-回路とプロセスの協調設計へ向けて-

益研究グループ 井上淳平, 京極貴規, 上藺巧, 岡田健一, 益一哉


近年のシステムLSI {ゲート遅延が減少  
配線遅延が増加}

LSIの性能は配線に律速される


### 配線長分布

配線の長さ和本数の関係. 回路性能がどのような傾向を持つのかを評価する.

経験則より導出される解析式 ■ 実チップの配線本数を予測



配線データを抽出



モデル式

Region 1:  $1 \leq l < \sqrt{N}$   
 $i(l) = \frac{\alpha k}{2} \Gamma\left(\frac{l^3}{3} - \sqrt{2} N l^2 + 2 N l\right)^{2p-4}$  (1)


Region 2:  $\sqrt{N} \leq l < \sqrt{N}$   
 $i(l) = \frac{\alpha k}{6} \Gamma\left(2\sqrt{N} - l\right)^3 l^{2p-4}$  (2)

$i(l)$ : 配線本数  
 $k$  &  $p$ : Rentの定数  
 $f_{out}$ : 平均ファンアウト  
 $N$ : ゲート数

$$\Gamma = \frac{2N(N - N^{1/2})}{-N^p \frac{1-2p-2^{2p-1}}{p(2p-1)(p-1)(2p-3)} - \frac{1}{2} \frac{2\sqrt{N} - N}{2p-1} \frac{N}{p-1}} \alpha = \frac{f_{out}}{f_{in,1}}$$

解析式: J. Davis et al., IEEE ED, vol 45, 580-589, 1998.

### レントの法則



Rent's rule:  $T = kN^p$

- Pin T
- # of gates N
- Rent's constant k: average # of ports of gates
- Rent's constant p: the complexity of circuits

配線の長さ和本数の関係を統計的に扱うことで、プロセス開発と回路設計の協調設計を目指す。

### 配線長分布

プロセス開発


回路設計

応用手段

- 消費電力, 動作周波数の見積もり
- Xアーキテクチャの性能見積もり
- 配置効率の最適化 etc...


## 1. 回路面積, 回路性能, 配線層数のトレードオフ

配置効率を上昇させる



### (a) プロセスへの提案

複数のプロセスから選択可能.




### (b) 回路設計への提案

最適な配置効率が存在する.

## 2. 伝送線路配線の評価


### RC集中定数回路で設計

それぞれの長さの配線に対し、最適な個数のリピータを挿入する。




### 伝送線路で信号伝送

リアクタンス成分を積極的に用い、電磁波の速度で信号を伝送する



遅延時間は、4.9nm以上  
消費電力は、9.0nm以上の配線で  
伝送線路が有利である。  
(@180nm process node)

問題点 RC線路より配線 Pitchが必要




### プロセス設計者へのアプローチ

配線層数を増加させれば、どの程度性能向上が期待できるか。

### 回路設計者へのアプローチ

どの長さから伝送線路を用いれば、遅延時間、消費電力が最適になるか。

### (a) プロセスへの提案



### (b) 回路設計への提案

ネットリストから回路の特徴を抽出。  
どの長さから伝送線路をもちいれればよいのかを予測可能。