閾値電圧の大域ばらつきが回路遅延ばらつきに与える影響 東京エ業大学中山研究室・益研究室 植山寛之,佐藤高史,中山範明,益一哉

背景

LSIの微細化

⇒トランジスタ特性のばらつきが増大
■回路設計マージンの減少,設計期間の長期化
■歩留まりの低下

ばらつきのモデル化 ■ばらつきの理解と回路設計ツールへの提供

■ ばらつきの分離

大域的ばらつき ■ チップ全体で緩やかに変化するばらつき ■ 酸化膜厚の変化,パターン依存性など

ばらつきの多項式近似モデル



Randomばらつき

- 局所的に存在する不規則に変化するばらつき
- 不純物の離散的なばらつき, ラインエッジラフネスなど

多項式近似における問題点

Systematic成分(大域的ばらつき) ⇒測定データを多項式近似し,大域的なばらつきを表現

Random成分(Randomばらつき) ⇒測定データからSystematic成分を除いた残差

- 次数が高くなるほど大域的なばらつきは滑らかさを失い、 Randomばらつきが小さくなる
- 次数が高くなるほどモデルパラメータ所得のための サンプル数が多くなる

より低次のばらつきモデルを検討する

- 測定データを近似する際、その近似式を0次、1次、4次関数にしたときの影響を回路性能であるパス遅延時間で比較
- 近似次数を変化させたとき、チップ上でその次数の差によるパス 遅延時間への影響が大きい場所、影響が小さい場所について比較

パス遅延の計算方法





0次関数(チップ平均値)

 $\frac{10}{y} = \frac{8}{64} + \frac{10}{2} + \frac{10}{4} + \frac{10}{6} + \frac{10}{x} + \frac{10}{2} + \frac{10}{2}$

1次関数で近似

4次関数で近似

パス遅延の計算方法の概略図



 $V_T(x, y) = a_0 + \varepsilon$

1次関数による近似 $V_T(x,y) = a_0 + a_1 x + a_2 y + \varepsilon$

4次関数による近似 $V_T(x, y) = a_0 + a_1 x + a_2 y + a_3 x^2 + a_4 x y + a_5 y^2$ $+ a_6 x^3 + a_7 x^2 y + a_8 x y^2 + a_9 y^3 + a_{10} x^4$ $+ a_{11} x^3 y + a_{12} x^2 y^2 + a_{13} x y^3 + a_{14} y^4 + \varepsilon$



1チップの閾値電圧測定データの例

閾値測定データ:16x16=256点/チップ チップ数: 83チップ/ウェハ [(株)半導体理工学研究センター提供]

<u>2. Random成分</u>

測定データからSystematic成分を引いたRandom成分 の標準偏差を用いて,正規乱数を発生

<u>3.ゲート遅延のモデル式を求める</u>

別途, HSPICEよりシミュレーションを行い, ゲート遅延時間 対 閾値のモデル式を求めておく



4次と1次のSystematic成分の差の影響が大きい場所, 小さい場所についてチップ上にパスを設定



<u>5. パス遅延時間を求める</u>

3で求めたモデル式より、4の設定した経路について 全83チップ分のパス遅延時間を求める

■1チップ分のパス遅延時間
$$au = \sum_{i=1}^{10} au_i$$

まとめ

計算結果

■ 1チップごとのパス遅延をヒストグラムで表示 ■ 1次と4次での差が大きいチップ周辺やチップの角を通るパスは、0次、1次、4次のヒストグラムにずれ

■チップの周囲や角では,近似次数

⇒Systematic成分に次数の違いによる影響が出ている



による差が大きく現れる

■チップの周囲以外では、近似する 次数の違いによる影響は小さい

近似する次数が高いほど、チップの周囲や角のばらつきが大きく出る

■ばらつきをモデル化する際に、実際にモデル化する範囲を回路より 広く取ることで、低い次数で Systematic成分を表現することが可能