

CMOSインバータ回路をベースとしたスケーラブル広帯域低雑音増幅回路


Masu Group
Tokyo Tech

東工大統合研究院 中島 智也, 天川 修平, 石原 昇, 益 一哉
E-mail: paper@lsi.pi.titech.ac.jp

背景

携帯端末の多様化・多機能化

1チップで複数の無線通信方式を満たすマルチバンドRF回路の実現




Si CMOSプロセスの微細化

[メリット]


RF回路のCMOS回路化 RF/デジタル混載回路・SoCの実現

[問題点]

電源電圧の低下




回路面積縮小の困難





スケーラブル広帯域RF CMOS回路設計技術の検討

スケーラブルとは?

- ・小面積化可能
- ・電源電圧低下の影響を緩和
- ・微細化に追従し高性能化



Cherry-Hooper回路からのアプローチ





$$Z_x = \frac{R_f + (r_{o2} \parallel R_L)}{1 + g_{m2}(r_{o2} \parallel R_L)} \cong g_{m2}^{-1}$$

$$C_{in} = C_{gs1} + C_{gd1}(1 + g_{m1}Z_x)$$

二段目の低入力インピーダンスを利用してミラー容量を低減

→ 広帯域化

CMOSインバータ帰還を用いたactive peaking 技術




低周波では位相回転を無視→負帰還
高周波になるにつれ位相回転が影響→正帰還

→ 広帯域化


提案構成

基本構成の検討



This work

- Low-resistance feedback for mitigation of Miller effect
- Active frequency peaking by inverter feedback



	(a)	(b)	(c)	(d)
線形性	○	△	△	△
帯域	×	○	△	◎
面積	×	○	○	○

ソース接地回路

インバータ回路


$$\overline{V_{n,in}^2} = 4kT \left(\frac{2}{3g_m} + \frac{1}{g_m^2 R_D} \right)$$

$$\overline{V_{n,in}^2} = 4kT \left(\frac{2}{3g_{m1}} + \frac{2g_{m2}}{3g_{m1}^2} \right)$$





スケーラブル回路としてCMOSインバータ型に着目

提案回路

- ・ CMOSインバータを多段接続
- ・ インダクタレスによる小面積化
- ・ 電圧ヘッドルーム確保に有利
- ・ 広帯域手法の適用
- ・ インバータ帰還によって入力を整合



測定結果



プロセス	180nm	90nm
帯域	0-4.9GHz	0-6.8GHz
消費電力	30.6mW	14.5mW
利得	19.3dB	18.0dB
IIP3	-12dBm	-12dBm
電源電圧	1.8V	1.0V
NF	3.5-4.7dB	3.0-5.5dB
面積	0.0067mm ²	0.0032mm ²

まとめ

- ◆ CMOSインバータ回路に着目し低電源電圧動作・小面積・広帯域化が可能な低雑音増幅器を提案
- ◆ インバータを多段接続し広帯域手法を取り入れた回路構成を検討
- ◆ 180nm, 90nmのプロセスを用いて試作評価
- ◆ プロセスの微細化に伴い小面積・広帯域・低消費電力を実現